超睿科技发布第四代处理器核 UR-CP400，RISC-V 如何走向大算力市场？

在 2026 RISC-V 中国峰会上，超睿科技（UltraRISC）公布了第四代处理器核 UR-CP400 及后续研发规划，展示了一条从底层 IP、自研芯片到软硬件定制的推进路线。UR-CP400 符合 RVA23 规范并支持 RVV1.0，采用 8 译码、乱序 8 发射、14 级流水线微架构，重排序缓冲区（ROB）达到 750+ 项；在 5nm 工艺模拟下主频可超过 3GHz，实测 SPECint_base2006 超过 22/GHz，预计 2027 年第一季度正式交付。 代际演进上，第一代 UR-CP100 采用乱序 4 发射与 12 级流水线，符合 RVA22 标准，已在 12nm 工艺完成硅验证，并量产为 8 核通用 CPU 芯片 UR-DP1000；第二代与第三代 UR-CP200/300 扩展至乱序 6 发射，性能分别对标 ARM A78 和 ARM N2，目前 IP 均处于可交付状态。规划中的 UR-CP500 预计采用乱序 10 发射，性能指标规划超过 26/GHz，计划 2028 年第一季度交付。 针对 RISC-V 进入云端和服务器市场配套不足的问题，UR-CP400 加入硬件加速的嵌套虚拟化支持，并开发了 IOMMU、AIA、RERI 等平台基础 IP。面向 Agentic AI 的低延迟与混合负载需求，其在丛集内部设计多核共享矩阵单元，符合 RISC-V 标准且可直接访问 L3 缓存。 商业化上，超睿科技兼顾处理器核 IP 授权与自研多核 CPU 芯片两条路线。首款 8 核芯片 UR-DP1000 已在多种场景进行技术验证，包括水冷 AI 边缘算力一体机、64 核多节点服务器集群以及双机统一虚拟机方案。公司还与特定客户合作，提供面向垂直领域的软硬件全栈指令定制服务，通过性能剖析找出热点代码，在硬件中实现专属新指令并配套定制编译器与系统软件栈。 从 UR-CP400 预计 2027 年第一季度交付的时间节点看，高性能 RISC-V 要在通用服务器和智能算力市场实现大规模商用，仍需长期生态适配与市场检验，但微架构规模扩大、场景专项设计与工具链完善，正推动其摆脱低功耗小芯片的固有印象。