西门子 EDA：以智能体 AI 加速集成电路创新，迈向半导体“奇点”

文章从库兹韦尔的“加速回报定律”切入，指出半导体行业正处在一个不断加速的螺旋中：更强的芯片支撑更复杂的 AI 模型，这些模型又被用于设计更先进的芯片。作者认为，过去 120 年的计算能力指数级增长并非只由摩尔定律驱动，而是跨越机械计算器、继电器、真空管、晶体管到集成电路的多次范式跃迁共同加速的结果。 随着传统制程微缩逼近物理极限，进步速度不再只取决于单块裸片能集成多少晶体管，而取决于能否突破工艺集成、IC 验证和组织信任三大瓶颈。文章指出，将一款设计从软件原型推进到大规模量产至今仍需数年，新工艺节点调校、数据访问权限协商、物理产能扩张都依赖漫长周期与各方信任，IC 验证领域尤为突出。 作者认为，这一波 AI 浪潮的关键不只是更聪明的算法，而是智能体 AI 带来的自主执行能力。智能体系统把大语言模型与规划、工具调用、检索、协调和协作能力结合，可跨多轮目标持续运作，与工程师及其他智能体协同。在 IC 验证中，它能自主配置验证流程、跨流程连接工具、实时监控功耗与运行时间并标记异常；文中举例，工程师只需指令系统用更新后的设计数据重跑所有签核检查并提示新出现的 DRC 错误，智能体便端到端编排从实现到验证的整个工作流。 文章强调，AI 融入设计到制造闭环的前提是安全、可信赖、可解释，每一次智能体操作、每一个规则检查数据来源、每一个签核异常都需可追溯、可审计。西门子 Calibre AI 等解决方案正是为弥合这一信任缺口而设计，目标是让快速、可信赖的 IC 签核与制造成为现实。