高通完成HBC堆叠内存初步验证，Dragonfly AI250将于明年上半年送样

高通宣布已完成高带宽计算（HBC）内存架构的初步验证。HBC在2026年投资者日首次公布，思路是在DRAM堆叠底部放置一颗小型计算die，把最占内存带宽的运算放到die上执行，再将结果回传给封装中央的主计算die，从而减少数据搬运距离。 与HBM相比，HBC省去了通过超宽内存总线连接主机处理器的环节，die间连接可用传统2D有机基板，降低对CoWoS、EMIB等先进封装的依赖；但仍需用TSV键合多层DRAM晶圆，制造复杂度只是从内存堆叠加die间互连缩减为仅内存堆叠。HBC采用LPDDR5X DRAM die而非HBM的薄型高性能die，单堆容量预计超过当前HBM4方案。 验证在圣迭戈实验室的自动测试机台上完成，样品为2层DRAM堆叠，量产产品为4层。高通给出三项结论：技术可行；每瓦带宽效率超过HBM4规格的5倍，略低于最初预期的6倍；实测带宽为外部LPDDR5X的18倍，但未披露具体数值。测试还覆盖热行为，高通未透露细节，而堆叠底部更活跃的计算die发热更大，是后续需要跨越的技术障碍。 首款集成HBC的产品为Dragonfly AI250，它是今年推出的Dragonfly AI200的后续型号，计划明年上半年开始送样，目前尚无发布时间。高通此前表示HBC也将用于面向消费端的骁龙产品，但未说明时间和具体型号。高通对HBC的定位是能效与更低总拥有成本，若落地，其AI推理加速器在建造和运营成本上有望低于GPU方案。