西门子 Tessent 将 In-System Test 纳入电压感知可观测性演示

西门子 EDA 的 Tessent 团队在原有演示基础上新增 Tessent In-System Test（IST）能力，把物理传感器与功能监控的联合观测从功能模式延伸到测试模式。此前演示已结合 Movellus Aeonic Insight 电压跌落检测器与 Tessent Embedded Analytics，用于关联电压事件与处理器、互连活动；此次扩展让部署后的系统在运行结构测试时也能获得同样的上下文。 演示平台为 Siemens Veloce proFPGA，集成 Movellus Aeonic Insight 电压跌落传感器、Tessent Embedded Analytics 功能监控与消息基础设施，以及用于 IST 的扫描与测试基础设施。目标设计包含多个带 DFT 仪表的 RISC-V 核心，功能模式下驱动工作负载，进入测试模式后接收扫描图案。 功能模式下，电压跌落检测器经 APB 路径配置，越过设定阈值即发出硬件事件，由 Tessent Embedded Analytics 的触发与消息基础设施接收；Status Monitor 带时间戳记录传感器与系统信号，Bus Monitor 报告 SoC 互连事务活动。测试模式下，IST 增加测试控制与测试状态可见性，Status Monitor 监控内部测试模式状态，使测试窗口与电压数据对齐。 文章指出，结构测试本身可能产生强烈开关活动并诱发电压跌落，仅凭通过/失败结果缺乏上下文。将 IST 与遥测结合后可判断跌落是否与测试同时发生、哪个核心被测、是否有其他流量活跃。若电压异常只在特定图案组激活时出现，或与邻近功能核心的高负载同时发生，工程师便有了明确的排查起点，测试调度也可据此避免冲突。 当前 FPGA 演示已跑通 IST 图案并将测试起止与电压、功能监控数据关联，下一步是完成通过 iJTAG 的直接传感器访问，使测试控制、传感器可观测性与功能遥测在部署系统中协同。