跳到正文
与非网 · 半导体与工程·· 2 小时前精选AI 评分85

英伟达联合六家供应链伙伴扩产CPO光引擎与先进封装

NVIDIA新战略:CPO光引擎30倍扩产、COUPE光电合封与2.5D/3D先进封装协同

AI 导读

英伟达在GTC柏林大会期间宣布联合矽品精密、安靠、揖斐电、三星电机、欣兴电子和京元电子,扩大CPO光引擎、先进封装中介层、高阶IC载板及半导体测试产能。矽品CPO光引擎产能计划2027年中提升至当前15倍、2028年底达30倍,安靠中介层晶圆产能提升超300%,载板三年提升至2.5倍,京元电子获11亿美元预付款推动测试产能2027年翻倍。

推荐理由

梳理英伟达CPO与先进封装扩产的具体倍数、时间表和预付款安排,可看清光互连产能节奏。

深度导读
2026年10月21日GTC柏林大会期间,英伟达宣布联合六家供应链伙伴扩大CPO光引擎、先进封装中介层、高阶IC载板及半导体测试四大环节产能,并通过产能预留预付款和长期产能协议锁定延伸至2028年底的扩产路线图,以支撑Spectrum-X CPO以太网交换机、Blackwell Ultra及下一代Vera Rubin平台的规模化交付。 CPO光引擎环节由日月光旗下矽品精密承担,计划2027年年中提升至当前水平的15倍,2028年底前再翻一倍达到30倍。先进封装中介层由安靠扩建韩国新厂,目标2028年底前将中介层晶圆产能提高超过300%。高阶IC载板方面,英伟达向揖斐电提供数十亿美元预付款支持其日本大野工厂扩至当前3倍,同时引入三星电机并支持欣兴电子扩建KF载板厂,推动未来三年整体载板供应能力提升至2.5倍。测试环节,英伟达向京元电子提供高达11亿美元产能预留预付款,支持其在美国建设新测试基地,配合中国台湾及新加坡扩产,使2027年总体测试产能翻倍。 技术层面,文章指出CPO本质是2.5D/3D异构先进封装变革。台积电COUPE架构将65nm制程的硅光集成电路与先进FinFET制程的电子集成电路通过SoIC-X晶圆对晶圆铜-铜混合键合垂直堆叠,寄生电容降低约80%,互连密度提升近10倍,光互连功耗从约15 pJ/bit降至5 pJ/bit以下。台积电负责前段硅光晶圆加工与混合键合,矽品承担光引擎后段封装、光纤阵列单元高精度耦合贴装及与主芯片的2.5D共封装集成,对准精度需控制在±0.1–0.5 μm。 中介层与载板扩产源于封装面积膨胀。Blackwell及Vera Rubin架构单颗封装需容纳2至4颗超大算力逻辑晶粒、8至12颗HBM3e/HBM4,CPO交换芯片四周还需环绕6至16颗CPO光引擎模块,单颗2.5D中介层面积突破3000至5000 mm²。高阶ABF载板尺寸从70×70 mm扩大至100×100 mm以上,层数从12–14层升至18–24层。 测试环节的11亿美元预付款反映CPO合封对良率的挑战。单颗合封模块价值可达数千至数万美元,且MUF塑封与混合键合不可返修,需对每颗EIC、PIC、HBM及主芯片进行100%晶圆级探针测试与老化筛选;测试机台还需同时完成高频电信号探针接触与硅光波导光束耦合测试,单颗芯片测试时间成倍拉长。 文章援引行业调研称,先进封装成本在高端AI算力芯片整体成本中占比已攀升至21%–25%。国内方面,长电科技在2026年三季报中披露具备PIC+EIC异构集成与CPO光引擎共封装能力,通富微电、华天科技与盛合晶微也在加速追赶;2026–2027年1.6T可插拔光模块仍将是数据中心出货主力,CPO起量同样需要外部连续波光源、光纤阵列与光学连接器。

来源:与非网 · 半导体与工程 · eefocus.com